1.引(yǐn)言

在許(xǔ)多現代(dài)化的工(gong)業生産(chǎn)如冶金(jīn)、電力等(děng)，實現對(dui)溫度的(de)精🌈度控(kong)制至關(guan)重要的(de)，不僅直(zhi)接影響(xiǎng)着産品(pǐn)的質量(liang)🧑🏾‍🤝‍🧑🏼，而且還(hái)關⛹🏻‍♀️系到(dào)生産安(ān)全、能源(yuan)節約等(děng)一系列(liè)重大經(jing)濟指标(biāo)。

PID控制由(yóu)于其魯(lu)棒性好(hǎo)，可靠性(xìng)高，在常(chang)規的溫(wēn)度控制(zhì)中應用(yong)☔非常廣(guǎng)泛。目前(qián)工程的(de)實際應(ying)用中，大(dà)多數模(mó)糊PID控制(zhi)器都利(li)用單片(pian)機軟件(jian)編程來(lái)實現，然(rán)而單片(pian)🐕機的指(zhi)令是按(àn)順序執(zhi)行的，實(shi)💔時性不(bu)強，加上(shàng)軟件實(shi)現容易(yì)受外界(jie)的幹擾(rao)，抗幹擾(rao)性能力(li)差，對于(yu)實時性(xìng)要求很(hen)高和🌐外(wài)界幹擾(rao)比✌️較嚴(yan)重的系(xì)統不太(tài)适宜。本(ben)文選取(qǔ)FPGA(現場可(kě)編程門(men)陣列)作(zuo)爲系統(tǒng)的主控(kòng)制芯片(piàn)🌈，FPGA所有的(de)信号都(dou)是時鍾(zhong)驅動的(de)，對于程(cheng)序的執(zhi)行具有(yǒu)并行運(yùn)算的能(neng)力，顯著(zhe)的提高(gāo)了系統(tǒng)控制的(de)實時性(xìng)，在FPGA内部(bu)硬件實(shi)現還可(ke)以防止(zhǐ)像單片(pian)機程序(xù)一樣，在(zai)惡劣的(de)環境條(tiao)件下發(fā)生程序(xu)跑飛的(de)問題。尤(yóu)其是現(xian)在FPGA器件(jian)有越來(lái)越多的(de)參考設(she)計方案(àn)以及IP(知(zhi)識産權(quan))核心庫(kù)方面的(de)支持。利(lì)用FPGA設計(ji)的PID控制(zhi)器一方(fang)面可以(yǐ)将實現(xian)PID算法的(de)模塊單(dan)獨作爲(wei)控制模(mó)塊來使(shi)用，直接(jie)去實現(xian)對控制(zhì)🥰對象的(de)調節，另(ling)一方面(mian)，基于FPGA的(de)PID控制算(suàn)法也可(ke)以将✏️其(qi)作🈲爲系(xi)統内的(de)IP核，以便(bian)在多路(lù)或複雜(za)的系統(tong)上直接(jie)調用，加(jia)🌐快研發(fa)設計速(sù)度。

2.PID算法(fǎ)分析

2.1 離(lí)散PID算法(fa)

PID控制系(xi)統是一(yi)個簡單(dan)的閉環(huan)系統，如(rú)圖1所示(shì)，PID系統框(kuang)圖♍中，整(zhěng)個⁉️系統(tong)主要包(bāo)括比較(jiào)器、PID控制(zhì)器和控(kong)制♻️對象(xiàng)，其中PID包(bāo)括🌐三個(gè)環節，即(ji)比例、積(ji)分和微(wei)分。

圖1 PID系統(tong)框圖

圖(tú)1中的r(t)作(zuò)爲系統(tǒng)的給定(ding)值，y(t)作爲(wèi)系統的(de)輸出值(zhí)，e(t)是給☔定(dìng)💃🏻值與輸(shū)出值的(de)偏差，所(suǒ)以系統(tong)的偏差(chà)可以求(qiú)得：

e(t)=r(t)-y(t) (1)

u(t)作爲(wei)控制系(xi)統中的(de)中間便(bian)量，既是(shì)偏差e(t)通(tong)過PID控制(zhi)算法處(chù)理後的(de)輸出量(liàng)，又是被(bèi)控對象(xiàng)的輸入(ru)量，因此(ci)模拟PID控(kòng)♈制器的(de)控制規(guī)律爲：

其(qi)中，K_P 爲模(mó)拟控制(zhì)器的比(bi)例增益(yi)，T_I 爲模拟(nǐ)控制器(qi)的積分(fèn)時間常(cháng)數，T_D 爲模(mó)拟控制(zhì)器的微(wei)分時間(jiān)常數。